`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    19:14:31 11/07/2008 
// Design Name: 
// Module Name:    MemwriteMux 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module MemwriteMux(
    input [15:0] Compute,
    input [15:0] memOut,
    output reg [15:0] writeData,
    input memToReg
    );
always@(*)
begin
if(memToReg)
writeData<= memOut;
else
writeData <= Compute;
end

endmodule
